Rajoittavan vahvistimen integrointi 60 GHz radiovastaanottimeen

No Thumbnail Available
Journal Title
Journal ISSN
Volume Title
Faculty of Electronics, Communications and Automation | Master's thesis
Date
2008
Major/Subject
Micro- and Nanosciences
Mikro- ja nanotekniikka
Mcode
S-87
Degree programme
Elektroniikan ja sähkötekniikan koulutusohjelma
Language
fi
Pages
x, 52
Series
Abstract
Matalammilla alle 10 GHz taajuuksilla käydään kovaa kilpailuaradiotaajuusalueista. Korkeammalla 60 GHz taajuusalueella on edelleen tilaajärjestelmille, joilla tavoitellaan suuria tiedonsiirtonopeuksia. Viime vuosien aikana on aktiivisesti tutkittu 60 GHz radiopiirejä. Pienillä etäisyyksillä laajakaistainen langaton lähiverkko (WLAN) on hyvin mahdollinen sovelluskohde. Korkeilla taajuuksilla on aikaisemmin ollut ongelmana tekniikoiden kalleus massatuotteita ajatellen. Viivanleveyden pienentyessä on tullut mahdolliseksi toteuttaa myös 60 GHz piirejä CMOS-teknologialla, joka mahdollistaa koko radion integroinnin yhdelle puolijohdepalalle. Tässä diplomityössä suunniteltiin ja toteutettiin laajakaistainen rajoittavavahvistin osaksi yhdelle mikrosirulle integroidun 60 GHz radiovastaanottimenkantataajuusosia modernilla 65 nm CMOS-teknologialla. Rajoittavan vahvistimen tehtävänä on toimia yksibittisenä analogia-digitaalimuuntimena. Vastaanotinta on tarkoitus hyödyntää sellaisissa laajakaistaisissa tiedonsiirtojärjestelmissä, joissa käytetään vakioverhokäyräisiä modulaatiomenetelmiä. Suunnitellussa vastaanottimessa tavoitteena oli saavuttaa 2 GHz signaalikaistanleveys, joka tarkoittaa 1 GHz kaistanleveysvaatimusta I- ja Q-haaran kantataajuusosille. Työssä haastavinta oli löytää sopiva kompromissi rajoittavan vahvistimen vahvistuksen ja kaistanleveyden välille. Rajoittavalle vahvistimelle saatiin vahvistusta 32 dB ja sen kaistanleveydeksi simuloitiin 1,1 GHz. Simulointituloksien perusteella tavoitteissa onnistuttiin hyvin.

There already coexist several wireless communications systems at frequencies lower than 10 GHz. At a higher 60-GHz frequency range, there is an unlicensed band offering the possibility of data communication at high data rates. During recent years, 60-GHz radio circuits have raised extensive research interest in academia. In small distances, 60-GHz radios can be utilized, for example, in wireless local area network (WLAN) applications. Formerly, high frequency circuits could be integrated only in expensive processes unsuitable for mass production. With the diminishing channels lengths of transistors, it has become possible to implement also 60-GHz circuits in a CMOS technology, which enables the integration of a whole radio transceiver on a single chip. In this Master's Thesis, a wideband limiting amplifier was designed and implemented as a part of the baseband circuit of a single-chip 60-GHz radio receiver in a modern 65-nm CMOS technology. In the receiver, the limiting amplifier operates as a 1-bit analog-to-digital converter (ADC). The implemented receiver is aimed at wideband wireless communications systems in which constant-envelope modulation techniques are utilized. The target was to achieve a 2-GHz signal bandwidth leading to a 1-GHz bandwidth requirement for the I/Q baseband channels of the receiver. In this thesis, it was challenging to compromise with the required gain and the bandwidth of the limiting amplifier. The simulated gain and the bandwidth of the designed limiting amplifier are 32 dB and 1.1 GHz, respectively. According to the simulation results, the targeted performance of the limiting amplifier was achieved.
Description
Supervisor
Halonen, Kari; Prof.
Thesis advisor
Saari, Ville; TkL
Keywords
limiting amplifier, baseband, CMOS technology, radio receiver, integrated circuits, rajoittava vahvistin, kantataajuus, CMOS-teknologia, radiovastaanotin, integroidut piirit
Other note
Citation
Permanent link to this item
https://urn.fi/urn:nbn:fi:tkk-012036