FPGA-perustaisen SoC:n verifiointi suunnittelun eri vaiheissa
Maijanen, Merja (2005)
Maijanen, Merja
Kajaanin ammattikorkeakoulu
2005
All rights reserved
Julkaisun pysyvä osoite on
https://urn.fi/URN:NBN:fi:amk-201004086241
https://urn.fi/URN:NBN:fi:amk-201004086241
Tiivistelmä
Insinöörityön tavoitteena oli tutkia FPGA-perustaisen järjestelmäpiirin (SoC, System-on-Chip) ve-rifioimista suunnittelun eri vaiheissa. Työ oli osa SoC-projektia, jossa olivat mukana mm. Oulun yliopiston Mittalaitelaboratorio, Kajaanin ammattikorkeakoulu ja joukko yrityksiä. Projektin tavoit-teena oli rakentaa SoC-osaamista, jota voitaisiin siirtää sulautettuja järjestelmiä tekevien yritysten käyttöön.
Työssä tutkittiin yleisiä verifiointimenetelmiä ja teoriaa kirjallisuuslähteiden perusteella. Tutustuttiin myös FPGA:lle toteutettavan sovelluksen suunnitteluvuohon ja eri verifiointimenetelmien käyttöön suunnittelun eri vaiheissa. Alteran valmistama FPGA-piiri (Stratix II) ja valmistajan oman Quartus II -suunnitteluohjelmiston verifiointityökalut olivat työssä erityisen tutkimuksen kohteena. Verifiointityökalujen ominaisuudet ja käyttö eri suunnitteluvaiheissa kuvattiin. Lyhyen esimerkin avulla tutustuttiin Quartus II -ohjelmiston verifiointityökalujen toimintaan ennen piirin toteutusvaihetta ja sen jälkeen.
Työ osoitti, että verifioinnin merkitys suunnittelun eri vaiheissa on suuri. Verifiointi vie yli puolet suunnitteluajasta ja sen toteuttaminen on usein työlästä. Verifiointitekniikoita on useita. Yleisimpiä ovat simulointi ja staattinen ajoitusanalyysi. Piirin toteutusvaiheen jälkeen voidaan käyttää su-lautettua logiikka-analysaattoria virheiden löytämiseen. Alteran Quartus II -suunnitteluohjelmisto sisältää verifiointityökaluja FPGA:n suunnittelun eri vaiheisiin.
Työssä tutkittiin yleisiä verifiointimenetelmiä ja teoriaa kirjallisuuslähteiden perusteella. Tutustuttiin myös FPGA:lle toteutettavan sovelluksen suunnitteluvuohon ja eri verifiointimenetelmien käyttöön suunnittelun eri vaiheissa. Alteran valmistama FPGA-piiri (Stratix II) ja valmistajan oman Quartus II -suunnitteluohjelmiston verifiointityökalut olivat työssä erityisen tutkimuksen kohteena. Verifiointityökalujen ominaisuudet ja käyttö eri suunnitteluvaiheissa kuvattiin. Lyhyen esimerkin avulla tutustuttiin Quartus II -ohjelmiston verifiointityökalujen toimintaan ennen piirin toteutusvaihetta ja sen jälkeen.
Työ osoitti, että verifioinnin merkitys suunnittelun eri vaiheissa on suuri. Verifiointi vie yli puolet suunnitteluajasta ja sen toteuttaminen on usein työlästä. Verifiointitekniikoita on useita. Yleisimpiä ovat simulointi ja staattinen ajoitusanalyysi. Piirin toteutusvaiheen jälkeen voidaan käyttää su-lautettua logiikka-analysaattoria virheiden löytämiseen. Alteran Quartus II -suunnitteluohjelmisto sisältää verifiointityökaluja FPGA:n suunnittelun eri vaiheisiin.